Logikfamilien



1. Die grundlegenden Technologien


Abgesehen von speziellen Sonderformen gibt es drei verbreiteten Logik-Typen zu unterscheiden.

  • Transistor–Transistor–Logik (TTL) aus Bipolar-TransistorenKeine Zugangsberechtigung
  • CMOS–Logik aus MOSFETsKeine Zugangsberechtigung
  • BiCMOS-Technologien aus Bipolar-Transistoren und MOSFETs


2. Pinbezeichnungen


KürzelBedeutung
VccBetriebsspannung
Vdddasselbe wie Vcc, manchmal auch für eine andere Spannung neben den 5V (z.B. 3,3V)
Veenegative Betriebsspannung, wenn nicht benötigt (z.B. bei 405x Analogschalter): Mit Vss verbinden
VssNegative Betriebsspannung oder Masse
IOHMaximaler Ausgangstrom im HI-Zustand
IOLMaximaler Ausgangstrom im LO-Zustand
IIHEingangsstrom im HI-Zustand
IILEingangsstrom im LO-Zustand
PvsStatische Verlustleistung pro Gatter [W]
PvdDynamische Verlustleistung pro Gatter [W/Hz], abhängig von der Taktfrequenz
TpTypische Verzögerungszeit pro Gatter


3. TTL-Logik


TTL steht fuer Transistor-Transitor-Logik. Die Gatter sind aus bipolaren Transistoren aufgebaut. Ein erheblicher Vorteil der TTL ist immernoch die niedrige Verzögerungszeit (eng. prpagation delay).
Die Versorgungspannung für die TTL liegt grundsaetzlich bei 5 V.

Ausgangsspannungsbereiche für die Zustände HI und LO:
  • LO: 0 V - 0,4 V
  • HI: 2,4 V - 5 V
Eingangsspannungstoleranz:
  • LO: 0 V - 0,8 V
  • HI: 2 V- 5 V

TTL-Technologie Bezeichnung Tp Pvs IOH IOL IIH IIL Bemerkungen
Standrard-TTL 74... 10 ns 10 mW 400 16000 40 1600
Schottky-TTL 74S... 3,5 ns 20 mW 1000 20000 50 2000 Preisünstig
Advanced–Schottky–TTL 74AS... 1,5 ns 10-22 mW Weiterentwicklung von S-TTL. Derzeit die schnellste TTL-Logik
Fast TTL 74F... 2,3 ns 4 mW 24000 24000
Low-Power-TTL 74L... 33 n 1 mW 200 3600 10 180
Low-Power-Schottky-TTL 74LS... 9,5 ns 2 mW 400 8000 20 400
Advanced–Low–Power-Schottky–TTL 74ALS... 4,5 ns 1,2 mW 8000 8000 Weiterentwicklung von LS-TTL

TTL-Standard-Bausteine mit Pin-Belegung


4. CMOS-Logik


Ausgangsspannungsbereiche für die Zustände HI und LO:
  • LO: 0 V - 0,5 V
  • HI: 4,44 V - 5 V
Eingangsspannungstoleranz:
  • LO: 0 V - 1,5 V
  • HI: 3,5 - 5 V

Die Randbedingung für die obige Tabelle ist eine Betriebsspannung von 5 V. Wir der CMOS-Baustein mit mehr als 5 V betrieben gelten andere Spannungsgrenzen.
Achtung! Für die TTL-kompatiblen CMOS-Logikbausteine gelten die TTL-Spannungsgrenzen.

Niedrige statische Verlustleistung. Die statische Verlustleistung ist die Leistungsaufnahme des Bausteins, wenn keine Pegeländerungen erfolgen.

Dynamische Verlustleistung bei CMOS
ist die Die Verlustleistung ist abhängig von der Taktfrequenz
Mit der Betriebspannung steigt die dynamische Verlustleistung quadratisch an


CMOS-Technologie Bezeichnung Tp Pvs Pvd IOH IOL IIH IIL Bemerkungen Vb
CMOS CD4... 90 ns1 µW0,3 µW/kHz440440Die erste CMOS-Logikbaureihe aus dem Jahre 1968,nicht gepuffert, mit zunehmender Betriebsspannung sinkt die Verzögerungszeit3V...16V
LOCMOS HEF4...B 40 ns1 µW0,3 µW/kHzPhilips CMOS, gepuffert mit zusätzlichen Inverternn am Ausgang, mit zunehmender Betriebsspannung sinkt die Verzögerungszeit
High-Speed-CMOS 74HC... 23 ns2,5 µW0,5 µW/kHz500050002V...5,5V
High-speed CMOS (TTL-kompatibel) 74HCT... 23 ns2,5 µW0,5 µW/kHz50005000Voll TTL-kompatibel in den Pegeln und PIN-Belegung4,5V..5,5V
Advanced high-speed CMOS 74AHC... 6,5 ns2V...6V
Advanced high-speed CMOS (TTL-kompatibel) 74AHCT... 6,5 nsVoll TTL-kompatibel in den Pegel und PIN-Belegung4,5V..5,5V
Advanced-CMOS 74AC... 4,4 ns2,5 µW0,8 µW/kHz24000240002V...6V
Advanced CMOS (TTL-kompatibel) 74ACT... 4,4 ns2,5 µW0,8 µW/kHz2400024000Voll TTL-kompatibel in den Pegel und PIN-Belegung4,5V..5,5V

Alle Angaben bei einer Betriebsspannung von 5,0 V

Pv = CT*V2DD*f

CMOS-Standard-Bausteine mit Pin-Belegung

TietzeSchenk2002 , S. 426



5. Low-Voltage-Logik


Ausgangsspannungsbereiche für die Zustände HI und LO bei 3,3 V Betreibsspannung:
  • LO: 0 V - 0,4 V
  • HI: 2,4 V - 3,3 V
Eingangsspannungstoleranz:
  • LO: 0 V - 0,8 V
  • HI: 2 V- 3,3 V

CMOS-Technologie Bezeichnung Tp Pvs Pvd IOH IOL IIH IIL Bemerkungen Vb
Low-Voltage 74LV... 9 ns 20 µA 0,6 µW/kHz 6000 6000 80 80 Eingang TTL kompatibelb bei 5V Betriebsspannung. Ausgang immer TTL-kompatibel2,7V..5,5V
Low-Voltage-CMOS 74LVC... 4 ns 0,5 µW/kHz 24000 24000 20 20 Eingang toleriert 5V TTL-Logikpegel auch bei minimaler Betriebsspannung. usgang immer TTL-kompatibel1,2V..3,6V
Advanced-Low-Voltage-CMOS 74ALVC... 74HLL...2,2 ns 40 µA 0,4 µW/kHz 24000 24000 80 40 Eingang TTL kompatibelb bei 5V Betriebsspannung. Ausgang immer TTL-kompatibel2,3V..3,6V
74LVT... 2,4 ns 32000 64000 80 80 Eingang toleriert 5V TTL-Logikpegel auch bei minimaler Betriebsspannung. Ausgang immer TTL-kompatibel. BiCMOS-Technologie2,7V..3,6V
Advanced-Low-Voltage-BICMOS 74ALB... Eingang TTL kompatibelb bei 5V Betriebsspannung. Ausgang immer TTL-kompatibel. BiCMOS-Technologie3V..3,6V

Alle Angaben bei einer Betriebsspannung von 3,3 V

6. Temperaturbereiche


EinsatzbereichTemperaturbereichPräfix
military-55 bis +125 °C54...
commercial0 bis +70 °C74...
industrial -25 bis +85 °C84....


7. Weitere Logikfamilien


Technologie Bezeichnung Pvs Bemerkungen

Emitter Cupled Logic
Emittergekopelte Transistorlogik, relativ hohe Verlustleistung, negative Steuerspannung
10E...
100E...
10H...
100H...
(ECL, ECLT)
Tp < 1 ns
Pvs: 30 - 70 mW

Langsame störsicher Logik
Langsame, sehr störsichere Logik, hoher Störabstand, nicht TTL-kompatibel
74LSL...
74SZL...

BiCMOS-Bustreiber
BiCMOS-Technologien aus Bipolar-Transistoren und MOSFETs
Bus-Interface-Logik
74BCT...
74ABT...






Siehe auch

There are no comments on this page. [Add comment]

Valid XHTML 1.0 Transitional :: Valid CSS :: Powered by WikkaWiki