Wiki source for ProgrammierbareLogik
=====Programmierbare Logik=====
Einordnung programmierbarer Logik (engl. Programmable Logic Device, PLD)
{{image url="images/16_ICs.dot.png"}}
||Programmable Logic Device (PLD)||Oberbegrigf für Bausteine, die durch ihre Funktion durch Programmierung erhalten||
||Programmable Array Logic (PAL)||UND-Array programmierbar, ODER-Array fest, einmal beschreibbar||
||Generic Array Logic (GAL)||UND-Array programmierbar, ODER-Array fest, mehrfach beschreibbar||
||Programmable Logic Array (PLA)||UND-Array als auch das ODER-Array programmierbar||
||Programmable Read Only Memory (PROM)||ODER-Array programmierbar, UND-Array fest||
||Complex Programmable Logic Device ([[CPLD]])||Komplexe Blöcke aus PLAs und Flip-Flops||
||Field Programmable Gate Array ([[FPGA]])||Komplexe Blöcke aus Flip-Flops und LUTs, auch CPU-Kerne oder RAM möglich||
[[CpldBoard|Projekt mit einem CPLD]]
----
Siehe auch {{backlinks}} - [[AsspAsic ASSP und ASIC]]
Einordnung programmierbarer Logik (engl. Programmable Logic Device, PLD)
{{image url="images/16_ICs.dot.png"}}
||Programmable Logic Device (PLD)||Oberbegrigf für Bausteine, die durch ihre Funktion durch Programmierung erhalten||
||Programmable Array Logic (PAL)||UND-Array programmierbar, ODER-Array fest, einmal beschreibbar||
||Generic Array Logic (GAL)||UND-Array programmierbar, ODER-Array fest, mehrfach beschreibbar||
||Programmable Logic Array (PLA)||UND-Array als auch das ODER-Array programmierbar||
||Programmable Read Only Memory (PROM)||ODER-Array programmierbar, UND-Array fest||
||Complex Programmable Logic Device ([[CPLD]])||Komplexe Blöcke aus PLAs und Flip-Flops||
||Field Programmable Gate Array ([[FPGA]])||Komplexe Blöcke aus Flip-Flops und LUTs, auch CPU-Kerne oder RAM möglich||
[[CpldBoard|Projekt mit einem CPLD]]
----
Siehe auch {{backlinks}} - [[AsspAsic ASSP und ASIC]]